반도체 포장하는 ‘패키징’ 기술

반도체 포장하는 ‘패키징’ 기술, 성능 혁신의 ‘주역’으로 부상

세계 반도체 업체, 미세공정 넘어 패키징 '승부수

 

 

 

여러 반도체 칩을 하나로 쌓고 묶는 ‘패키징’ 공정이 향후 반도체 시장의 경쟁력을 좌우할 기술로 떠오르고 있다. 개별 칩의 성능 개선이 한계에 봉착하면서, 여러 칩을 묶어 성능을 극대화할 필요성이 높아졌기 때문이다. 이미 유수의 주요 반도체 업체들 역시 패키징 기술 확보를 위한 투자 전쟁에 나서고 있다. 

 

반도체 패키징은, 완성된 개별 반도체 칩들을 하나로 묶어 포장하는 ‘후(後)공정’ 작업이다. 반도체 공정은 크게 ‘전(前)공정’과 후공정으로 구별된다. 반도체 전공정은 미세회로 등을 그리는 등, 주로 웨이퍼 상에서 진행되는 공정을 말한다. 후공정에는 웨이퍼 공정 이후 칩들을 전기적으로 연결하는 패키징과 이후의 테스트 공정 등이 포함된다. 

 

 

IBM 파워10 웨이퍼. (연합뉴스)

◇극한에 도전하는 반도체 성능…패키징 기술로 보완

반도체는 칩에 집적 회로 등을 얼마나 미세하게 새겨 넣는지에 따라 성능이 결정된다. 파운드리(반도체 위탁생산) 업체를 중심으로 나노미터 단위의 미세공정 경쟁이 벌어지고 있는 이유는 이 때문이다. 현재 대만 TSMC와 삼성전자, 미국 인텔 등은 모두 3나노 공정 기술 개발에 들어간 상태다. 문제는 반도체 미세공정도 향후 기술적 한계에 부닥칠 가능성이 높다는 점이다.

이런 개별 칩의 기술적 한계를 극복할 수 있는 공정이 바로 패키징 공정이다. 패키징 공정을 통해 D램과 낸드플래시, CPU 등 여러 반도체 칩을 하나로 묶는 ‘통합칩’을 사용하면, 개별 반도체 이용 시에 비해 전력 사용과 부피는 줄이면서, 성능은 더욱 높일 수 있다. 패키징 공법으로는 실리콘 인터포저나 실리콘 브릿지를 활용해 평면으로 여러 칩을 연결하는 2.5D와, 칩을 쪼개 적층하는 방식의 3D 스태킹(Stacking) 기술 등이 함께 사용되고 있으며, 3D 스태킹이 특히 주목을 받고 있다. 

 

특히 최근 자율주행과, 데이터센터, 통신기기 등 고성능 반도체 수요가 늘면서 패키징 공법의 수요는 날로 확대되는 추세다. 시장조사업체 가트너에 따르면 2020년 반도체 패키지 시장은 488억달러(60조2000억원)로, 오는 2025년에는 649억달러(80조원) 규모까지 확대될 것으로 추산되고 있다.

 

 

 

충남 온양사업장의 반도체 패키징 라인을 살펴보고 있는 이재용 삼성전자 부회장. (연합뉴스)

 

 

◇공장 증설부터 기술 개발까지…글로벌 패키징 군비 경쟁 가속화

 

주요 반도체 업체 역시 패키징 등 후공정 기술에 대한 투자를 확대하고 있다. 파운드리 업체 중에서는 대만 TSMC가 패키징 공정에 가장 적극적이다. TSMC는 이달 초 대만 남부에 대만 국내 기준 여섯 번째 패키징 공장을 신설할 예정이다. TSMC는 패키징을 통해 퀄컴과 엔비디아, 애플 등이 주문하는 통합칩도 생산 중이다.

파운드리 재진출을 천명한 인텔 역시 최근 패키징 공정에 주목하고 있다. 인텔은 현지시간으로 지난 15일 유럽에 향후 10년간 800억 유로(약110조원) 규모의 반도체 투자를 진행할 것이라고 밝혔다. 1단계 투자에서는 약 330억유로(45조원)을 들여 패키징 등 후공정 시설과 반도체 연구개발(R&D) 시설을 짓는다. 인텔은 이를 위해 이탈리아에 45억 유로(약 6조1000억원)을 투자해 반도체 패키징 시설을 건설할 예정이다. 인텔은 이미 미국 뉴멕시코에 35억달러(약 4조3000억원)를, 말레이시아에는 70억달러(약 8조6000억원)를 투자해 패키징 공장을 증설할 것이라고 밝힌 바 있다.

패키징 등 후공정 분야에서 TSMC 등에 다소 뒤쳐진 삼성전자 역시 전열을 가다듬고 관련 기술 확보에 나서고 있다. 삼성전자는 지난 2018년 패키지 제조 및 연구를 통합 진행하는 TSP 총괄을 신설한 데 이어, 최근에는 자사 DS부문에 ‘테스트·패키지(TP) 센터’를 신설했다. 삼성전자는 또 지난 2019년에는 삼성전기로부터 약 8000억원에 패널 레벨 패키지(PLP) 사업을 매수하기도 했다.

삼성전자는 현재 2.5D 기술에서는 로직칩과 HDM 반도체 등을 배치하는 기술을 확보하고 있다. 3D 스태킹 공정에서는 로직 부문과 방식의 메모리인 SRAM 부문을 적층하는 기술을 보유 중이다.

삼성전자는 TSMC, 인텔 등 경쟁사와 함께 반도체 패키징 표준 제정에도 나서고 있다. 패키징 및 적층 기술에 대해 각 기업의 협업이 가능하도록 관련 컨소시엄을 구성한다는 계획이다. 또 팹리스 등의 기업도 컨소시엄에 참여시켜, 향후 ‘UCIe’이라는 단일화된 반도체 패키징 표준을 만들고, 새로운 패키징 생태계를 조성한다는 방침이다.

비반도체 기업도 후공정 투자에 나설 기세다. 이달 8일 두산은 국내 반도체 테스트 기업인 테스나를 인수한다고 밝혔다. 테스나는 가공된 웨이퍼를 조립, 테스트하고 패키징하는 후공정 업체(OSAT)에 포함된다. 한국과학기술기획평가원에 따르면, 패키징과 테스트 공정을 포함하는 OSAT 기업의 시장 규모는 2026년 약 823억달러 수준까지 성장할 것으로 예상된다.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(출처:https://www.viva100.com/main/view.php?key)