반도체는 미세화에서 패키징으로 한 단계 더 진화

AI 시대, 반도체는 미세화에서 패키징으로 한 단계 더 진화한다

 

반도체 기술경쟁, 초미세공정에서 첨단 패키징으로 확대
AI로 인한 데이터 처리 증가로 첨단 패키징 수요 상승
패키징 기술 발전할수록 칩 사이즈 축소되고 시스템 효율성 높아져
삼성전자·TSMC, 첨단 패키징 기술력 확보에 경쟁적

 

반도체 기술경쟁이 초미세공정에서 첨단 패키징으로 확대됐다. 인공지능(AI) 시대 진입으로 폭증하는 데이터를 소화할 수 있는 반도체 성능이 요구되면서 반도체 업체들은 '3D 적층기술', '이종 집적화(Heterogeneous Integration) 기술' 등 패키징 기술개발에 속도를 높이고 있다.

패키징은 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 반도체 전체 공정 중 후(後)공정에 속한다.

반도체 공정은 크게 전공정과 후공정으로 나뉜다. 전공정은 웨이퍼의 패턴을 찍고, 물질을 덮고, 깎고, 씻는 과정을 약 2개월간 수백 회 반복하는 공정이다. 후공정은 전공정 과정을 통해 제조된 반도체를 포장하는 패키징을 의미한다. 

그동안 반도체 업체에서는 반도체 성능향상을 위해 전공정에서 회로 선폭을 좁히는 미세공정 기술개발에 주력해왔다. 하지만 10나노 이하 초미세공정으로 내려오면서 공정 미세화만으로 반도체 성능과 전력효율을 획기적으로 높이기 어렵다고 평가됐다. 대안으로 꼽힌 기술이 첨단 패키징이다. 패키징 기술이 발전할수록 칩 사이즈 축소, 절전, 시스템 효율성 향상을 이룰 수 있기 때문이다.

◆데이터 전송속도와 전력효율 높이는 3D 패키징 기술

첨단 패키징에서 대표되는 기술은 3D 적층기술이다. 이 기술은 전공정을 마친 두 개 이상의 칩을 얇게 쌓아 올려 하나의 반도체로 만드는 패키징 기법이다. 중앙처리장치(CPU)·그래픽처리장치(GPU) 역할을 하는 로직(연산) 칩 위로 캐시메모리(임시저장장치) 역할을 하는 S램을 3D 형태로 쌓아 올린다. 하나의 칩 안에서 연산과 저장이 함께 된다고 보면 된다. 신호 전송 경로를 줄일 수 있어 데이터 처리 속도를 높일 수 있고 메모리를 계속 쌓아 올릴 경우 저장할 수 있는 공간도 커진다. 

기존에는 로직 칩 옆에 메모리를 붙여 2차원 형태로 설계했다. 성능을 높이기 위해선 계속 옆으로 칩을 붙여가야 하는데 그렇게 되면 크기가 계속 커진다는 단점이 있었다. 성능 향상에도 한계가 있다고 지적받아 왔다.

삼성전자는 지난해 8월 7나노 반도체에 3D 패키징 기술 '엑스큐브(X-Cube)'를 적용한 테스트 칩을 생산했다. 

기존 시스템반도체의 평면 설계 모습(왼쪽)과 삼성전자의 3차원 적층 기술 ‘엑스큐브’를 적용한 시스템반도체의 설계 모습(오른쪽). (사진=삼성전자)

삼성전자 측은 엑스큐브 기술은 로직과 S램을 단독으로 설계·생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다고 평가했다. 또 실리콘관통전극(TSV)을 활용해 처리 속도와 전력효율이 높다고 설명했다. TSV는 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 기술이다.

삼성전자 관계자는 "엑스큐브는 슈퍼컴퓨터·AI·5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것"이라고 밝혔다.

파운드리 1위 업체인 대만 TSMC도 3D 적층기술을 포함한 패키징 기술개발에 속도를 높이고 있다. 웨이저쟈(魏哲家) TSMC 최고경영자(CEO)는 지난 1월 14일 열린 실적 컨퍼런스콜에서 "2022년에 3D 적층기술인 SoIC 대량생산을 목표로 하고 있다"면서 "고성능컴퓨팅(HPC) 애플리케이션에 처음 채택될 것"이라고 말했다.

◆삼성전자·TSMC, 이종 집적화 패키지 기술 등 경쟁구도 심화

삼성전자와 TSMC는 3D 적층기술 외에도 다양한 첨단 패키징 기술개발에도 속도를 높이고 있다. 

삼성전자는 이종 집적화 패키지 기술로 올해 5월 '아이큐브4(I-Cube4)'를 개발했다고 밝혔다. 이종 집적화 기술은 인쇄회로기판(PCB) 대신 인터포저라는 판 위에 메모리와 로직 반도체를 올려 하나의 반도체처럼 동작하도록 하는 기술이다. 여러 개의 칩을 한 개의 패키지 안에 배치해 데이터 전송 속도를 높이고, 패키지 면적을 줄일 수 있다. 또 작은 폼펙터(구조)로 다기능을 구현할 수 있어 AI 등 다양한 분야에 광범위하게 활용할 수 있다.

삼성전자가 개발한 아이큐브는 인터포저 위에 CPU, GPU 등의 로직과 HBM을 배치해 하나의 반도체처럼 동작하도록 하는 이종 집적화 패키지 기술이다. 아이큐브 뒤에 붙는 숫자는 HBM 칩의 개수를 의미한다.

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 "고성능 컴퓨팅 분야를 중심으로 차세대 패키지 기술의 중요성이 높아지고 있다"며 "삼성전자는 아이큐브2 양산 경험과 차별화된 아이큐브4 상용화 기술 경쟁력을 기반으로 HBM을 6개, 8개 탑재하는 신기술도 개발해 시장에 선보일 계획"이라고 밝혔다.

이와 비슷한 기술로 TSMC는 칩-온-웨이퍼-온-서브스트레이트(CoWoS) 기술을 갖추고 있다. CoWoS는 인터포저 위에 메모리와 로직 반도체를 올리는 패키징 기술이다. 기존 패키징보다 실장 면적이 줄고 칩 간 연결을 빠르게 할 수 있다. 브로드컴 집적 회로 패키징에 활용되는 것으로 알려졌다.

TSMC의 CoWoS 패키징 기술은 기존 패키징보다 실장 면적이 줄고 칩 간 연결을 빠르게 할 수 있다. (사진=TSMC)

웨이저쟈 CEO는 1월에 진행한 실적 컨퍼런스콜에서 "TSMC는 선도적이고 포괄적인 패키징 기술 로드맵을 개발했다"면서 "SoIC 뿐만 아니라 CoWoS와 InFO 등 고급 패키징 솔루션을 갖추고 있다"고 자신했다. InFO는 칩의 배선을 밖으로 빼내 패키징하는 기술이다.

◆첨단 패키징 수요 이끄는 AI, 시장 성장 속도 빨라

첨단 패키징 시장은 AI와 모바일, 5G, HPC 시장의 폭발적인 성장으로 인해 계속 성장하고 있다. 데이터 처리량은 갈수록 증가하고 있고, 스마트폰 등 반도체가 탑재되는 전자기기는 얇고 작아지면서 이를 구현할 수 있는 패키징에 대한 수요가 계속 높아지고 있어서다. 

특히 최근 급속 성장 중인 AI는 첨단 패키징 수요를 크게 이끌고 있다. AI 연산은 데이터 사용량이 많아 전력 소모가 심하다는 문제점을 안고 있다. 이 문제를 해결하기 위해 반도체 업체에서는 대용량 데이터를 처리하면서 전력 소모를 줄일 수 있는 AI 반도체 연구에 주력하고 있다. 여기서 주목되는 기술 중 하나가 첨단 패키징이다.

최창규 삼성전자종합기술원 전무는 지난해 12월 열린 '2020 인공지능반도체 미래기술 컨퍼런스'에서 "미국에서 개발한 최첨단 언어처리 AI인 'GPT-3'에는 해외 반도체 회사의 칩 800개가 사용된다"면서 "제일 저렴한 클라우드를 사용해도 300만달러(약 33억원) 비용이 발생한다"고 지적했다. 이어 "여기서 가격이 저렴하고 성능 좋은 AI 반도체가 나온다면 더 큰 역할을 하게 될 것"이라고 강조했다.

욜 디벨롭먼트는 반도체 패키징 시장규모가 지난해 290억달러(약 34조4200억원)에서 오는 2025년까지 연평균 6.6% 성장해 420억달러를 기록한다고 전망했다. (사진=욜디벨롭먼트)

AI 반도체 기술발전 영향으로 패키징 시장은 지속 성장이 예상된다. 프랑스 시장조사업체 욜 디벨롭먼트(Yole Developpement)는 지난해 9월 반도체 패키징 시장규모가 2025년까지 연평균 6.6% 성장한다고 전망한 바 있다. 2019년 290억달러(약 34조 4000억원)에서 2025년 420억달러(48조 4000억원)를 기록한다고 전망했다. 특히 3D 패키징의 경우 2025년까지 연간 21%로 가장 높은 성장을 기록한다고 예측했다. 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(출처:https://www.aitimes.com/news/)